Etenemissuunnitelma 2D-puolijohteiden porttipinon teknologialle

Soulin kansallisen yliopiston teknillinen tiedekunta ilmoitti, että professori Chul-Ho Leen johtama tutkimusryhmä on esittänyt kattavan etenemissuunnitelman porttipino-tekniikalle, joka on kaksiulotteisten (2D) transistoreiden ydinosa. Nämä transistorit herättävät huomiota seuraavan sukupolven puolijohderakenteina.

Nykyteknologian siirtyessä vähitellen alle nanometrin alueelle fysikaaliset ja sähköstaattiset rajoitukset rajoittavat skaalausta. Kaksiulotteiset (2D) puolijohteet ovat siksi herättäneet kasvavaa huomiota piitä parempina kanavamateriaaleina, koska ne pystyvät säilyttämään sähköiset ominaisuutensa jopa atomipaksuudella.

Merkittävin este 2D-puolijohteiden kaupallistamiselle on kuitenkin nykyään ns. porttipinon integrointitekniikka. Koska ydinrakenne ohjaa sähköstaattisesti kanavan johtavuutta, porttipinon laatu määrää rakenteen suorituskyvyn ja vakauden.

Olemassa olevien piitransistoriprosessien suora soveltaminen 2D-puolijohteisiin ei kuitenkaan ainoastaan heikennä dielektrisen aineen laatua, vaan aiheuttaa myös ongelmia, kuten rajapinnan vikoja ja vuotovirtoja. Uusien materiaalien ja prosessi-integraatioiden kehittäminen räätälöityinä 2D-rajapintoihin pidetään kriittisimpänä tehtävänä 2D-puolijohteiden kaupallistamisessa.

Professori Leen tutkimusryhmä analysoi erilaisia porttipinojen integrointimenetelmiä ja vertasi niitä kvantitatiivisesti suorituskykymittareihin, hahmotellen siten tulevia teknologisia kehityssuuntia.

Ensinnäkin tutkimuksessa luokitellaan porttipinojen integrointimenetelmät viiteen luokkaan: (1) van der Waals (vdW) -eristeet, (2) vdW-hapettuneet eristeet, (3) kvasi-vdW-eristeet, (4) vdW-kylvetyt eristeet ja (5) ei-vdW-kylvetyt eristeet.

Tiimi vertasi näitä mittareita kansainvälisessä IRDS tiekartassa esitettyihin tavoitteisiin. Tämä prosessi tuotti systemaattisen kehityssuunnitelman, joka toimii referenssinä sekä akateemisessa maailmassa että teollisuudessa.

Lisäksi tutkimuksessa esitettyjen teknologioiden odotetaan tulevan keskeisiksi perustavanlaatuisiksi teknologioiksi, jotka edistävät seuraavan sukupolven ICT-infrastruktuurin, kuten tekoälypuolijohteiden, erittäin pienitehoisten mobiilisirujen ja erittäin tiheiden palvelimien, kehitystä.

Professori Lee totesi: ”Suurin este 2D-transistoreiden kaupallistamiselle on korkealaatuisten porttipinojen toteuttaminen. Tämä tutkimus esittelee standardisuunnitelman tämän haasteen ratkaisemiseksi, mikä tekee siitä erittäin vaikuttavan sekä akateemisen että teollisen tutkimuksen kannalta. Aiomme laajentaa aktiivisesti laitetason integraatiota ja kaupallistamista koskevaa tutkimusta teollisuuden ja akateemisen maailman yhteistyön kautta.”

Aiheesta aiemmin:

Ei enää siirtoprosessia toimivien 2D-rakenteiden tuottamiseksi

Kaksiulotteiset laboratorioista teollisuuteen

Elektronien ja fononien ennustetaan virtaavan kuin vesi 2D-puolijohteissa