Piitä pinoten Mooren lakia laajentamaan

Illinoisin Grainger yliopiston professorin Qing Caon johtamat tutkijat ovat osoittaneet skaalautuvan tavan pinota suoraan ja päällekkäin tehokkaita piipiirejä. Tämä edistysaskel on ratkaiseva askel kohti kolmiulotteisten sirujen täyden potentiaalin hyödyntämistä, mikä voisi viedä laskennan perinteisen skaalauksen rajojen ulkopuolelle.

Monet asiantuntijat uskovat, että seuraavaksi mennään ylöspäin kohti vertikaalisesti integroituja piirirakenteita. Se antaa tilaa laajentumiselle ilman yksittäisten rakenteiden pienentämistä. Se myös lyhentää tarvittavaa johdotuksen pituutta, mikä vähentää loiskapasitanssia ja samalla lisää merkittävästi prosessorien ja piirilevyjen välistä tiedonsiirtokaistanleveyttä. Nämä ominaisuudet tarjoavat ratkaisevan edun tekoälylle ja muille dataintensiivisille laskennan muodoille.

Monoliittinen kolmiulotteinen integrointi toteuttaa lähestymistapaa, jossa kokonaisten kiekkojen pinoamisen sijaan jokainen piirirakennekerros kootaan suoraan edellisen päälle valmistuksen aikana.

Tämä mahdollistaisi paljon (10–100 kertaa) tiheämmät kerrosten väliset pystysuorat liitokset, pienemmät kerrosten väliset etäisyydet ja kerrosten välisen kohdistuksen nanometrien tarkkuudella.

Prosessin käytännön toteutuksen suurin este on lämpötila. Sekä korkealaatuisen kiteisen piin muodostaminen että korkean suorituskyvyn omaavien puolijohderakenteiden valmistus vaatii lähes 1 000 celsiusasteen lämpötiloja, jolloin piirirakenteiden väliseen tiedonsiirtoon käytettävät metalliset liitokset sulavat.

”Yleensä teollisuus hyväksyy sen, että kun ensimmäinen piirikerros on valmis, kaikkien lisäkerrosten lämpöbudjetin raja on 400 celsiusastetta”, Cao sanoi. ”Sekä akateemisen maailman että teollisuuden tutkijat ovat yrittäneet kiertää tämän käyttämällä ylemmissä kerroksissa muita puolijohdemateriaaleja kuin yksikiteistä piitä. Mutta tuloksena olevat koosteet kärsivät väistämättä suorituskykyyn ja luotettavuuteen liittyvistä ongelmista.”

Illinois Grainger Engineering -tiimi kehitti prosessin, joka saavuttaa monoliittisen kolmiulotteisen integroinnin käyttämällä standardia yksikiteistä piitä. Menetelmä alkaa erittäin ohuiden, itsenäisten piinanokalvojen luomisella donorkiekosta, ja nämä kalvot siirretään sitten vastaanottavalle alustalle, joka sisältää jo valmiit pohjakerroksen piirit.

Prosessi vaatii enintään 200 celsiusastetta vahvan sidoksen muodostamiseksi alustan ja siirretyn kerroksen välille. Tämän seurauksena säilytettiin korkea suorituskyky ja luotettavuus piikalvojen korkean kiteisen laadun ohella, ja prosessi pysyi hyvin lämpöbudjetin rajoissa.

”Menetelmämme on paitsi helpompi toteuttaa ja halvempi ja sillä on useita etuja aiempiin piikiekkojen pinoamismenetelmiin verrattuna”, Cao kertoo. ”Siirtämämme kalvot ovat vain 10 nanometriä paksuja tai vähemmän, verrattuna tyypillisen kiekon 500–700 mikrometrin paksuuteen. Ohuus ja joustavuus tuottavat vähemmän rajapintavirheitä kuin kahden jäykän kiekon yhteen liimaaminen.”

Tiimin piti myös miettiä uudelleen transistorien suunnittelua ja valmistusta. Perinteinen transistorien valmistus vaatii seostusprosessia. Se on korkean lämpötilan prosessi, joka tyypillisesti ylittää 600 celsiusastetta, ja piirikoosteen eri alueet on seostettava eri tavoin. Tämän välttämiseksi tutkijat käyttivät rakenteita, joita kutsutaan "liitoksettomiksi transistoreiksi", joissa pii on tasaisesti ja voimakkaasti seostettu ennen kerrostusvaihetta.

Menetelmällään tiimi rakensi kolme pinottua kerrosta, joista jokainen sisälsi 625 transistoria hyvällä saannolla ja tasaisuudella. Näiden transistoreiden lähtövirrantiheydet olivat verrattavissa tavallisiin piitransistoreihin.

”Mutta mikä tärkeintä, olemme osoittaneet tämän prosessin skaalautuvan”, Cao iloitsee. ”Voit jatkaa kerrosten pinoamista kolmen esittelemämme kerroksen lisäksi. Ja prosessi tuottaa tehokkaita transistoreita, joilla on korkea saanto ja alhainen vaihtelevuus. Meillä on nyt vahva perusta tämän teknologian siirtämiseen ja sen välittömän lupauksen osoittamiseen teollisessa puolijohdetehtaassa.”

Työn yhteistyökumppneina olivat IBM, Intel ja Taiwan Semiconductor Manufacturing Company ja tiimi valmistautuu nyt siirtämään prosessiaan teolliseen puolijohdetehtaaseen.

Aiheesta aiemmin:

More than Moore -konsepti

2D-materiaaleista 3D-elektroniikkaa tekoälylaitteistoihin

Grafeeni ja 2D-materiaalit voisivat ohittaa Mooren lain