Integroituja piirejä grafeenista

UC Santa Barbaran tutkijat ovat esitelleet ja mallintaneet integroitujen piirien suunnittelujärjestelmän, jossa transistorit ja välikytkennät ovat kuvioitu saumattomasti monoliittiselle grafeeniarkille.

CMOS-transistoreiden jatkuvasti kutistuessa ja kontaktiresistanssien kasvaessa laitteiden suorituskyky heikkenee ja energiankulutus kasvaa. Grafeenin perustuvat transistorit ja välikytkennät ovat lupaava nanomittakaavan teknologia, joka voisi mahdollisesti ratkaista ongelman.

Ohuutensa ja puhtaan pinnan lisäksi grafeenilla on muutettavissa oleva kaistaero. Sitä voidaan säätää litografisesti siten, että kapeat grafeeninauhat tulevat puolijohtaviksi ja leveämmät metallisiksi.

Siten voidaan ajatella eri grafeeninauhojen syntyvän samasta aloitusmateriaalista ja näin suunnitella sekä aktiivisia että passiivisia laitteita saumattomalla tavalla ja pienemmällä rajapinta/kontaktiresistanssilla, toteaa professori ja Nanoelectronics Research Labin johtaja Kaustav Banerjee UCSB:n tiedotteessa.

Banerjeen ryhmä käytti Non-Equilibrium Green's Function (NEGF) -tekniikkaa arvioidakseen monimutkaisen, monia heteroliitoksia sisältävän piirijärjestelmän suorituskykyä.

Tulosten mukaan esitetyt täysgrafeeniset piirit saavuttivat 1,7-kertaa suuremmat kohinamarginaalit ja 1-2 dekadia pienemmän staattisen virrankulutuksen kuin nykyinen CMOS-tekniikka. Tulokset lupailevat mahdollisuuksia erittäin energiatehokkaalle, joustavalle ja läpinäkyvälle elektroniikalle.

Demonstraatio tarjoaa myös innovatiivisen idean tuottaa täysgrafeeninen järjestelmä ja yksinkertaistaa merkittävästi grafeeniin perustuvan nanoelektroniikan laitteiden valmistusprosessia.

Banerjeen mukaan, meneillään olevien maailmanlaajuisten grafeenin muokkauksien ja seostamisten kautta, tällaisia ​​piirejä voidaan toteuttaa lähitulevaisuudessa.