Tehokkaampi TFET tuleville integroiduille piireille

Seuraavan sukupolven mikroelektroniikka perustuu transistorien kytkentätehon radikaaleihin parannuksiin laskentatehon lisäämiseksi. Perinteinen puolijohdeteknologia on kuitenkin saavuttanut fyysisen rajan, joka tunnetaan nimellä "Boltzmannin tyrannia".

Tämän keskeisen pullonkaulan ratkaisemiseksi Hongkongin polyteknisen yliopiston (PolyU) tutkimusryhmä on suunnitellut uudenlaisen tunnelointikenttätransistorin (TFET), joka hyödyntää kaksiulotteisia (2D) nanomateriaaleja.

Tutkimusta johti professori Jianhua Hao yhteistyössä muiden Hongkongin , Singaporen ja Pekingin yliopistojen tutkijoiden kanssa.

Integroidut piirit (IC), jotka koostuvat ON- ja OFF-tilojen välillä vaihtavista transistoreista, muodostavat modernin laskennan perustan. Perinteiset komplementaariset metallioksidipuolijohde-kenttätransistorit (MOSFET) perustuvat sähkövarausten termiseen emissioon esteen yli, jota ohjaa porttijännite, jonka minimi on 60 millivolttia. Kuitenkin "Boltzmannin tyrannia" tekee alle 60 mV:n dekadin kynnysarvon vaihtelun (SS, subthreshold swing) huoneenlämmössä fyysisesti mahdottomaksi MOSFETeille, mikä jarruttaa korkean suorituskyvyn elektroniikan kehitystä.

Professori Jianhua Hao sanoi: ”International Roadmap for Devices and Systems (IRDS) on tunnistanut TFETit lupaavimmaksi vaihtoehdoksi MOSFETeille. Korvaamalla termionisen emission kvanttitunneloinnilla, 2D-heterostruktuuritransistorimme rikkoo tämän vuosikymmenisen 60 mV:n rajan ja ylittää MOSFET-standardin rajan. TFETimme tasoittaa tietä erittäin vähän virtaa kuluttaville, tehokkaille integroiduille piireille, jotka ovat välttämättömiä uusille tekoälysiruille ja edistyneille puolijohdesovelluksille.”

Aiempien TFET-mallien suorituskykyrajoitusten ratkaisemiseksi professori Haon tiimi loi pulssilaserpinnoituksen (PLD) avulla ultraohuen heterorakenteen, joka koostuu vuorottelevista 2D-vismutti- (Bi) ja indiumselenidi- (InSe) kerroksista. Kerrosrakenteen tarkan ohjauksen ansiosta normaalisti puolimetallinen vismutti muuttuu 2D-muodossa puolijohteeksi, mikä luo ihanteellisen energiavyöhykkeen varauksenkuljettajille, jotka voivat tunneloitua tehokkaasti InSe:een kvanttitunnelointimekanismin avulla.

Tuloksena oleva Bi/InSe TFET saavutti SS-arvot selvästi alle 60 mV:n per dekadin termionisen rajan kuuden kertaluokan virtakytkentäsuhteella. Huoneenlämmössä standardin senttimetrikokoisilla piialustoilla toimiva laite vaati vain 160 mV:n hilajännitealueen – paljon alhaisemman kuin edistyneiden MOSFETien vaatima 800 mV.

Ratkaisevasti transistoripiiri ratkaisi kokeellisten TFET-transistorien pitkäaikaisen haasteen tuottamalla jopa useita mikroampeereja mikrometriä kohden (μA μm⁻¹) suuruisen lähtövirran poikkeuksellisen korkean ON/OFF-virtasuhteen ohella. Suuri lähtövirta on välttämätön useiden alavirran logiikkaporttien (fan-out) ohjaamiseksi, mikä pienentää piiriviivettä ja varmistaa yhteensopivuuden ja jopa päivityksen olemassa olevien IC-sirujen kanssa.

Koska tämä läpimurto integroituu saumattomasti perinteisiin piipohjaisiin valmistusprosesseihin, se tarjoaa skaalautuvan tiekartan energiatehokkaille mikrosiruille ja tekoälysovellusten erikoislaitteistoille.

Aiheesta aiemmin:

Nanomittakaavan transistoreita

Transistoreita uusille piiriarkkitehtuureille

Paremmilla transistoreilla vai peräti ilman